[拼音]：erjiguan-jingtiguan luoji dianlu

[外文]：diode transistor logic

輸入端用二極管實(shí)現(xiàn)“與”邏輯，輸出端用晶體管實(shí)現(xiàn)“非”邏輯，采用二極管電平位移的單元門電路，簡稱DTL電路。其基本電路如圖1。在圖1a中的二極管D₁、D₂和D₃完成“與”邏輯，二極管D₄和D₅提供補(bǔ)償電壓，晶體管T完成“非”邏輯，并提供增益。二極管D₁、D₂和D₃的數(shù)目和“與”門輸入端A、B、C的數(shù)目相同，增加二極管可擴(kuò)展輸入端數(shù)。

圖2是 DTL電路的輸入和輸出電壓傳輸特性。與直接耦合晶體管邏輯電路(DCTL)和電阻-晶體管邏輯電路(RTL)相比，DTL電路從“0”到“1”轉(zhuǎn)換時(shí)的輸入電壓（閾值）比前者高。閾值升高是因?yàn)镈TL電路增設(shè)了電平位移二極管D₄和D₅而得到的。閾值可由電平位移二極管的數(shù)目調(diào)整。一個(gè)硅二極管正偏壓降約為0.7伏，當(dāng)輸入電壓之一低于0.7伏時(shí)，其他輸入端都接高電平或懸空，P點(diǎn)的電平低于1.4伏，這不足以使二極管D₄和D₅通導(dǎo)。經(jīng)R₁的電流全部從這一輸入端流出，晶體管T處于截止?fàn)顟B(tài)，輸出為高電平；當(dāng)輸入電壓在0.7～1.4伏之間時(shí)，P點(diǎn)電平仍由輸入電壓和二極管正偏壓降箝位。由于二極管D₄和D₅的電平位移作用，這時(shí)Q點(diǎn)電平仍在 0.7伏以下，晶體管T仍處于截止?fàn)顟B(tài)；只有當(dāng)輸入電壓全都大于1.4伏后，P點(diǎn)電平由二極管D₄和D₅以及晶體管T的be結(jié)處于正偏通道，箝位在0.7×3＝2.1伏，二極管D₁、D₂和D₃均處于截止?fàn)顟B(tài)，經(jīng)R₁的電流全部從二極管D₄和D₅到晶體管基極輸入端，使晶體管飽和，輸出為低電平。輸入電壓為1.4伏左右時(shí)，對(duì)應(yīng)于輸出高、低電平的轉(zhuǎn)折點(diǎn)，稱為閾值電壓。

DTL電路是一種飽和型電路，開關(guān)時(shí)間長，速度慢，是早期產(chǎn)品，在計(jì)算機(jī)的應(yīng)用中已被其他形式的高速門電路所取代。但是，DTL電路具有線路簡單和抗干擾性強(qiáng)等優(yōu)點(diǎn)，常用于對(duì)速度要求不高的工業(yè)控制方面。

參考書目

1. 復(fù)旦大學(xué)微電子教研組編:《集成電路設(shè)計(jì)原理》，人民教育出版社，北京，1978。
2. 沈鐸編：《半導(dǎo)體數(shù)字集成電路》，國防工業(yè)出版社，北京，1980。

建筑資質(zhì)代辦咨詢熱線：13198516101

標(biāo)簽：二極管-晶體管邏輯電路

版權(quán)聲明：本文采用知識(shí)共享 署名4.0國際許可協(xié)議 [BY-NC-SA] 進(jìn)行授權(quán)

文章名稱：《二極管-晶體管邏輯電路》

文章鏈接：http://www.fjemb.com/14004.html

該作品系作者結(jié)合建筑標(biāo)準(zhǔn)規(guī)范、政府官網(wǎng)及互聯(lián)網(wǎng)相關(guān)知識(shí)整合。如若侵權(quán)請(qǐng)通過投訴通道提交信息，我們將按照規(guī)定及時(shí)處理。